

Work Shop 2017

2017/9/1

LPB Format勉強会  
～実習～

# LPB DesignKitでBGAのCFormatを作る

- LPB Design Kitのeasy\_cformatを使ってGBAパッケージを2つ作ります
- easy\_cformatを立ち上げます
- .....

# easy\_cformat

The screenshot shows the JEITA easy\_cformat software interface. The main window is titled "JEITA" and has a menu bar with "File", "Window", and "Help". Below the menu bar are several icons. The interface is divided into several panels:

- Parameter Panel:** Contains input fields for "Package Name" (PKG-B), "Outline width [mm]" (5), "Outline height [mm]" (5), "Ball pitch [mm]" (0.5), "Ball diameter [mm]" (0.3), "Number of Ball Columns" (9), and "Number of Ball Rows" (9). A diagram below shows the outline dimensions: "Outline width" and "Ball Diameter".
- Ball Grid Array Panel:** Displays a 9x9 grid of balls. A central 3x3 area is highlighted. Below the grid are buttons for "Add Ball", "Delete Ball", and "Clear".
- Ports Panel:** Contains a table with columns "PortID", "X", and "Y". The table lists ports C1 through D1 with their respective coordinates.
- Messages Panel:** Shows a log of system messages with timestamps and coordinates.

Red boxes highlight the Parameter panel, the Ports table, and the Delete Ball button. Blue callout boxes provide instructions in Japanese.

パラメータ入力


Ball座標、信号名など

Ballを消去  
(Ballを選んでクリック)

# PKGA

## PKGA

パッケージ名	PKGA
パッケージサイズ	5 x 5 mm
ボールピッチ	0.8mm
ボール径	0.4mm
ボール数	25 (5 x 5)



```
<?default?>
<port id=" A1" x="-1.6" y="-1.6" />
<port id=" A2" x="-0.8" y="-1.6" />
<port id=" A3" x="0.0" y="-1.6" />
<port id=" A4" x="0.8000000000000003" y="-1.6" />
<port id=" A5" x="1.6" y="-1.6" />
<port id=" B1" x="-1.6" y="-0.8" />
<port id=" B2" x="-0.8" y="-0.8" />
<port id=" B3" x="0.0" y="-0.8" />
<port id=" B4" x="0.8000000000000003" y="-0.8" />
<port id=" B5" x="1.6" y="-0.8" />
<port id=" C1" x="-1.6" y="0.0" />
<port id=" C2" x="-0.8" y="0.0" />
<port id=" C3" x="0.0" y="0.0" />
<port id=" C4" x="0.8000000000000003" y="0.0" />
<port id=" C5" x="1.6" y="0.0" />
<port id=" D1" x="-1.6" y="0.8" />
```

CFromat(形のみ)

## BGAの形状を作る

1. パラメータを入力
2. CFormatを作成

File -> Export CFormat

3. CFormatの書式を確認したら「Cancel」で閉じる

# PKGA (cont.)

## ボールに端子を割り当てる

1. File -> Export Excel (PKGA.xlsx)

Excelファイルを出力する。

2. #Name, #Direction, #Typeに信号名、方向、タイプを記入し、保存する

(data/DK/BGA\_package.xlsxのシート:PKGAからコピー)

3. File -> Import Excel

信号名を記入したExcel  
を再入力

4. CFormatを作成

File -> Export CFormat


```
<port direction="in" id="A1" name="S10" type="signal" x="-1.6" y="-1.6" />
<port direction="out" id="A2" name="S9" type="signal" x="-0.8" y="-1.6" />
<port direction="in" id="A3" name="S8" type="signal" x="0.0" y="-1.6" />
<port id="A4" x="0.8000000000000003" y="-1.6" />
<port id="A5" x="1.6" y="-1.6" />
<port direction="out" id="B1" name="S7" type="signal" x="-1.6" y="-0.8" />
<port id="B2" name="VSS" type="ground" x="-0.8" y="-0.8" />
<port id="B3" x="0.0" y="-0.8" />
<port id="B4" x="0.8000000000000003" y="-0.8" />
<port id="B5" x="1.6" y="-0.8" />
<port direction="in" id="C1" name="S6" type="signal" x="-1.6" y="0.0" />
<port direction="out" id="C2" name="S5" type="signal" x="-0.8" y="0.0" />
<port id="C3" name="VDD" type="power" x="0.0" y="0.0" />
<port id="C4" x="0.8000000000000003" y="0.0" />
<port id="C5" x="1.6" y="0.0" />
<port direction="in" id="D1" name="S4" type="signal" x="-1.6" y="0.8" />
<port id="D2" name="VSS" type="ground" x="-0.8" y="0.8" />
<port id="D3" x="0.0" y="0.8" />
```

CFormat (Ballに信号が割り当てられた)

# PKGA(cont.)

## CFormatファイルを保存


1. 「Save」でCFormatファイルを保存  
ファイル名: PKGA.xml
2. 「Cancel」で閉じる



# PKGB

## PKGB

パッケージ名	PKGB
パッケージサイズ	5 x 5 mm
ボールピッチ	0.5mm
ボール径	0.3mm
ボール数	81 (9 x 9)



## BGAの形状を作る

1. パラメータを入力
2. 消去するボール(上図)を選択して「Delete Ball」をクリック (Shift/Ctrlキーで複数選択)
3. CFormatを作成し、Ballが消去されていることを確認してください

# PKGB (cont.)

## ボールに端子を割り当てる

### 1. File -> Export Excel (PKGB.xlsx)

Excelファイルを出力し、#Name, #Direction, #Typeに信号名、方向、タイプを記入

(BGA\_package.xlsx/シート:PKGBからコピー)

### 2. File -> Import Excel

信号名を記入したExcelを再入力

### 3. CFormatを作成

File -> Export

CFormat

```
<port direction="in" id="A1" name="S10" type="signal" x="-1.6" y="-1.6" />
<port direction="out" id="A2" name="S9" type="signal" x="-0.8" y="-1.6" />
<port direction="in" id="A3" name="S8" type="signal" x="0.0" y="-1.6" />
<port id="A4" x="0.8000000000000003" y="-1.6" />
<port id="A5" x="1.6" y="-1.6" />
<port direction="out" id="B1" name="S7" type="signal" x="-1.6" y="-0.8" />
<port id="B2" name="VSS" type="ground" x="-0.8" y="-0.8" />
<port id="B3" x="0.0" y="-0.8" />
<port id="B4" x="0.8000000000000003" y="-0.8" />
<port id="B5" x="1.6" y="-0.8" />
<port direction="in" id="C1" name="S6" type="signal" x="-1.6" y="0.0" />
<port direction="out" id="C2" name="S5" type="signal" x="-0.8" y="0.0" />
<port id="C3" name="VDD" type="power" x="0.0" y="0.0" />
<port id="C4" x="0.8000000000000003" y="0.0" />
<port id="C5" x="1.6" y="0.0" />
<port direction="in" id="D1" name="S4" type="signal" x="-1.6" y="0.8" />
<port id="D2" name="VSS" type="ground" x="-0.8" y="0.8" />
<port id="D3" x="0.0" y="0.8" />
```


CFormat (Ballに信号が割り当てられた)



# PKGB(cont.)

## CFormatファイルを保存

1. 「Save」でCFormatファイルを保存  
ファイル名: PKGB.xml
2. 「Cancel」で閉じる



# Gem Packageを使ってBGAを配置

- Gem packageを使ってBGAA, BGABを配置します
- Gem Packageを起動します

...


# Gem Package (cont.)

基板(PCB)を作ります

サイズ: 20 x 20 mm

.....

# 基板 (PCB) の作成(1/2)



操作: GemPackageを起動します


操作: メニューからFile > Newを実行します。  
これは新データ作成コマンドです。  
→ 10mm x 10mmの2層基板が作られます。

操作: Assemble > Make BGA Substrateを実行します。  
これは、基板作成/修正コマンドです。  
→左図のようなダイアログが現れます。

操作: 基板寸法を20000[um] x 20000[um]、BGAボール数を0 x 0と指定して、OKします。

ここまで作成したデータをセーブするには、File > Save を使います。  
→ gem01\_pcb.gpk

# 基板(PCB)の作成(2/2)



基板(PCB)の名前を登録します。

操作: 部品一覧表の表示を更新します。  
「部品一覧表」→「表示更新」で表示されます

操作: 部品一覧表からname=rootの行をクリックし、プロパティ編集ボタンを押します。  
→ Comp Propertyダイアログが出ます。

操作: Comp Propertyダイアログ上で、  
modnm = LPB\_workshop2017,  
name=LPB\_workshop2017と書き換え、  
OKを押します。

ここまで作成したデータをセーブするには、File > Save を使います。  
→ gem01\_pcb.gpk

# Gem Package (cont.)


パッケージデータ(CFormat)を入力します。

PKGA : PKGA.xml

PKGB : PKGB.xml

.....

# PKGA, PKGBのダミーを配置します(1/2)




操作: Assemble > Make Empty Dieを実行します。  
→左図のようなダイアログが出ます。

操作:「名前=XA」を指定してOKします。  
→ インスタンス名をXAとして、空の部品が作成されます。

操作: 配置するぞボタンをオンにして、XAをマウスで移動します。

操作: 同様に、名前XBで空の部品を作成します。両部品を見やすいように配置します。

# PKGA, PKGBのダミーを配置します(2/2)



部品一覧表

プロパティ編集

表示更新

部品XAについて「モジュール名はPKGAである」と登録します。

操作: 部品一覧表の表示を更新します。  
「部品一覧表」→「表示更新」で表示されます

操作: 部品一覧表からname=XAの行をクリックし、プロパティ編集ボタンを押します。  
→ Comp Propertyダイアログが出ます。

操作: Comp Propertyダイアログ上で、modnm = PKGAと書き換え、OKを押します。

同様に、部品XBのモジュール名をPKGBと登録します。キャンバス上で部品名とモジュール名の表示を確認します。

注: キャンバス上にモジュール名が表示されないときは、Etc > Preference > Canvasタブ > show modname with compnameにチェックを入れます。

→ gem02\_xaxb.gpk



# PKGA, PKGBのC-Format読み込み(1/2)

The screenshot shows the LPB Format I/F software interface. The 'C-format' tab is selected. On the left, a file tree shows 'C-Format 2 files' with 'file PKGA.xml' and 'file PKGB.xml' under a 'module PKGA' folder. The 'socket socket specification' is highlighted. The main area displays a table of ports with columns: port\_dir, port\_name, port\_id, groups, port\_type, delay, impedance, pstk\_id, x, y, angle, and ba. Below the table are sections for 'portgroups (0/0)', 'ports in a group', 'powerdomain groups (0/0)', 'power consuming groups', and 'power consuming ports'. At the bottom, a status bar shows 'reading C:\Murata\GemData\JKL\LPB2017\勉強会\data\PKGA.xml' and 'reading C:\Murata\GemData\JKL\LPB2017\勉強会\data\PKGB.xml'. Two callout boxes point to buttons: '内部取り込みボタン' (Internal Import Button) and 'ファイル読み込みボタン' (File Import Button).

port_dir	port_name	port_id	groups	port_type	delay	impedance	pstk_id	x	y	angle	ba
in	S10	A1		signal				-1600	-1600	0	
out	S9	A2		signal				-800	-1600	0	
in	S8	A3		signal				0	-1600	0	
		A4						800	-1600	0	
		A5						1600	-1600	0	
out	S7	B1		signal				-1600	-800	0	
	VSS	B2		ground				-800	-800	0	
		B3						0	-800	0	
		B4						800	-800	0	

操作: File > LPB Format I/Fを行います。  
→LPB Format I/Fダイアログが出ます。  
操作: C-Formatのタブをクリックし、ファイル読み込みボタンを押します。  
→ファイル選択ダイアログが出ます。  
操作: PKGA.xml, PKGB.xmlを指定して、Openを押します。  
→両ファイルがダイアログに読み込まれ、画面左のツリーに現れます。  
確認: ツリーを適宜展開して、らしきデータであることを確認します。  
操作: 内部取り込みボタンを押します。

# PKGA, PKGBのC-Format読み込み(2/2)

The screenshot displays the GemPackage5.25b software interface. The main canvas shows two packages, XA (PKGA) and XB (PKGB), with their respective pin configurations. The left sidebar contains a pin list (dpad) and a connection table (conn). The bottom status bar shows the file path and design read information.

par	name	net	lk	sd	port	pdir
XA	A1		C	S10	in	
XA	A2		C	S9	out	
XA	A3		C	S8	in	
XA	A4		C	_A4	inout	
XA	A5		C	_A5	inout	
XA	B1		C	S7	out	
XA	B2		C	VSS	inout	
XA	B3		C	_B3	inout	
XA	B4		C	_B4	inout	
XA	B5		C	_B5	inout	
XA	C1		C	S6	in	
XA	C2		C	S5	out	

net	term1	term2	lay	wlen	wid	spa
-----	-------	-------	-----	------	-----	-----

C:\Users\murata\AppData\Roaming\Gem\gempkg.log  
reading C:\Murata\GemData\JKL\LPB2017\勉強会\data\PKGA.xml  
reading C:\Murata\GemData\JKL\LPB2017\勉強会\data\PKGB.xml  
design read : C:\Murata\GemData\JKL\LPB2017\勉強会\data\gem03\_pkgcin.gpk

確認:キャンバス上で、C-Formatの内容が取り込まれていることを確認します。  
ピンの情報は画面左側のdpadタブにあります。

さて問題です。  
「内部取込みボタン」を押したとき、ツール内部でどんな処理が行われるでしょうか。少し前に「PKGA, PKGBのダミー配置」をはなぜ必要だったのでしょうか。

→ gem03\_pkgcin.gpk

# Gem Package (cont.)

ネットリスト(NFformat)を入力します。

ネットリスト:netlist.v


.....

# Gem Package (cont.)


パッケージを配置します。

○ ○ ○ ○

下図は目標イメージ。操作は次ページに説明。



# N-Format読み込み(1/2)



操作: File > LPB Format I/Fを行います。  
→LPB Format I/Fダイアログが出ます。

操作: N-Formatタブをクリックし、ファイル読み込みボタンで、netlist.vを読み込みます。  
data/GEM/nnetlist.v  
→ダイアログ上にN-Formatの内容が表示されます。

操作: 内部取込みボタンを押します。  
→ネットが読まれた旨ダイアログ下部にメッセージが出ます。

# N-Format読み込み(2/2)

The screenshot displays the GemPackage5.25b software interface. On the left, the 'net' tab shows a list of nets with their types and counts. The main canvas shows two packages, XB (PKGB) and XA (PKGA), with various nets connected to their pins. A yellow callout box highlights the net information and its color representation on the canvas.

name	typ	diff	wlen	side	#d	#
N1	sig		0		2	
N2	sig		0		2	
N3	sig		0		2	
N4	sig		0		2	
N5	sig		0		2	
N6	sig		0		2	
N7	sig		0		2	
N8	sig		0		2	
N9	sig		0		2	
N10	sig		0		2	
GND	gnd		0		10	
VDD	VDD		0		8	

確認:キャンバス上にネット名やネットの色が表示されます。ネットの情報は画面左側のnetタブに表示されます。

→ gem04\_nin.gpk

# ラッツをはります(1/2)

name	typ	diff	wlen	side	#d	#
N1	sig		0		2	
N2	sig		0		2	
N3	sig		0		2	
N4	sig		0		2	
N5	sig		0		2	

C:\Users\murata\AppData\Roaming\Gem\gempkg.log  
module 'LPB\_workshop2017': 0 nets anonymous, 51 diepads isolated, 0 b pads isolated, 0 balls isolated, 0/0 b...  
design saved : C:\Murata\GemData\JKL\LPB2017\勉強会\data\gem04\_nin.gpk  
38 bbpads made, 38 bballs added

PKGを基板上にボンディング(はんだ付け搭載)します。

操作: マウスの左ボタンでパッドを選択します (Shiftボタンで複数選択可能です)

操作: Bonding > Make Ball Bonding > Make Die-To-BPad Ball Bondingを行います。  
→左図のようなダイアログが出ます。

操作: follow shapeを指定し、enlarge=0として、OKを押します。  
→ネットのついたdpad(PKG/Die部品の端子)の真下に、dpadと同じ形状で受けランドが作成されます。

→ gem05\_bonding.gpk

# ラッツをはります(2/2)

The screenshot shows the GemPackage5.25b software interface. On the left, a net list table is visible:

name	typ	diff	wlen	side	#d	#
N1	sig		0		2	
N2	sig		0		2	
N3	sig		0		2	
N4	sig		0		2	
N5	sig		0		2	
N6	sig		0		2	
N7	sig		0		2	
N8	sig		0		2	
N9	sig		0		2	
N10	sig		0		2	
GND	gnd		0		10	
VDD	VDD		0		8	

The main window displays a PCB layout with two packages, XB (PKGB) and XA (PKGA). Nets N1 through N10 are shown connecting various pads on the packages. A console window at the bottom shows the following log:

```
C:\Users\murata\AppData\Roaming\Gem\gempkg.log
38 bbpads made, 38 bballs added
design saved : C:\Murata\GemData\JKL\LPB2017\勉強会\data\gem05_bonding.gpk
10 rats are created
```

操作: Rats > Make Ratsを行います。  
→ラッツが発生します。

注: P/Gネットのラッツを張る/張らないは、Etc > Preference > Commandタブ > 'Make Rat' ignores power and ground nets の設定に依ります。

→ gem06\_rats.gpk




# Gem Package (cont.)

PKG-Aのピン配置を変更しクロスした配線を解消します

。。。。

下図は目標イメージ。操作は次ページに。



# ネットのクロス解消

The screenshot shows the Gem Package 5.25b software interface. On the left is a netlist table with columns for part name, net, layer, and port. The main area displays a schematic diagram of two packages, XB (PKGB) and XA (PKGA), with various nets (N1-N10) and their connections. A green box highlights a specific net connection, and a red callout box asks 'どの部品のネットを変更するか選択' (Select which component's net to change). The bottom console window shows logs for creating rats and switching the design.

par	name	net	lk	sd	port	f
XA	A1	N1	C	S1	c	
XA	A2	N2	C	S2	ii	
XA	A3	N3	C	S3	c	
XA	A4		C	_A4	ii	
XA	A5		C	_A5	ii	
XA	B1	N4	C	S4	ii	
XA	B2	GND	C	VSS	ii	
XA	B3		C	_B3	ii	
XA	B4		C	_B4	ii	
XA	B5		C	_B5	ii	
XA	C1	N5	C	S5	c	
XA	C2	N6	C	S6	ii	

net term1 term2 lay wlen w  
N1 p:XB/A8 p:XA/A1 1 5462 1C  
N2 p:XB/A9 p:XA/A2 1 5761 1C  
N3 p:XB/C8 p:XA/A3 1 7080 1C  
N4 p:XB/C9 p:XA/B1 1 4953 1C  
N5 p:XB/E8 p:XA/C1 1 5451 1C  
N6 p:XB/E9 p:XA/C2 1 5751 1C  
N7 p:XB/G8 p:XA/E3 1 7072 1C  
N8 p:XB/G9 p:XA/D1 1 4957 1C  
N9 p:XB/I8 p:XA/E1 1 5469 1C  
N10 p:XB/I9 p:XA/E2 1 5768 1C

C:\Users\murata\AppData\Roaming\Gem\gempkg.log  
10 rats are created  
design saved : C:\Murata\GemData\JKL\LPB2017\勉強会\data\gem06\_rats.gpk  
design switched to C:\Murata\GemData\JKL\LPB2017\勉強会\data\gem07\_netopt.gpk

どの部品の  
ネットを変更  
するか選択

- 操作: 「どの部品のネットを変更するか選択」のプルダウンメニューから、部品XAを選択します。
- 操作: ラッツを全部選択します。  
(図中の緑曲線のようにマウスを操作して、ラッツに触れるような矩形を描きます)。
- 操作: Rats > Swap Ratsを行います。  
→ 部品XAのネット割当が変更され、左図のようにラッツの交差が解消されます。

→ gem07\_netopt.gpk

# Gem Package (cont.)


PKG-AのCFormatを出力します

ファイル名 : PKGA-MOD.xml

。。。。(操作は次ページ参照)


- PKGA.xmlとPKGA-MOD.xmlを開いてBALLに割り当てられている信号名が変わっていることを確認してください。

# PKG-AのC-Formatを出力



操作: 部品XAを選択します。  
(左図のように、部品XAの外形線をマウスで選択します)

操作: File > LPB Format I/Fを行い、C-Formatタブにて、C-Formatを生成ボタンを押します。  
→部品XAのC-Formatがダイアログに現れます。



操作: C-Format生成ボタンを押します。  
→ダイアログにPKG-AのC-Formatが表示されます。  
確認: 左側のツリーを操作して、C-Formatが出ているか確認します。


操作: ファイル出力ボタンを押します。ファイル選択ダイアログが現れるので、ファイル名を「PKG-A-MOD.xml」と指定して、Saveボタンを押します。

# Gem Package (Cont.)

基板(PCB)のCFormatを出力します  
.....(操作は次ページ参照)

基板(PCB)のCFormatを開いて、PKGA、PKGBの  
配置位置を確認してください。


# 基板(PCB)のC-Formatを出力



操作: 基板自体を選択します。(Comp表で、基板自体の行(parent欄が空欄の行)をクリックし、「これを選択」ボタンを押します。

操作: File > LPB Format I/Fを行います

o



操作: LPB-Format I/Fダイアログの、C-Formatタブにて、C-Formatを生成ボタンを押します。  
→基板自体のC-Formatがダイアログに現れます。左側のツリーを操作して内容を確認します。

操作: ファイル出力ボタンを押します。ファイル選択ダイアログが出るので、ファイル名「PCB.xml」を指定して、Saveボタンを押します。

---

**END**